抖动的分类-凯发k8官方旗舰厅

摘要：

“所有模型都是错误的，但有些模型很实用。” -w. edwards deming 抖动分离或抖动分解是一种分析技术，它使用参数化模型，描述和预测系统行为。本文阐述了为什么使用这种技术，并提供了与当前最常用的抖动模型有关的详细信息。

摘自文档 tek:  55w_16146_4-understanding and characterizing timing jitter primer

抖动模型

    最常用的抖动模型基于下图中所示的分层结构。在这个分层中，总抖动tj(total jitter) 先分成两类：随机性抖动rj(random jitter)和确定性抖动dj(deterministic jitter)。

希望我今天分享的这篇文章可以帮到您。

    确定性抖动dj可以进一步细分成多个类别：
    1、周期性抖动pj(periodic jitter)，有时也称为正弦曲线抖动sj(sinusoidal jitter)
    2、数据相关抖动ddj(data dependent jitter，也称为符号间干扰inter-symbol interference/isi)。
    3、占空比相关抖动dcd(duty-cycle dependent jitter)
    4、亚速率抖动srj。

    5、有时还使用另一种定义，将数据不相关的抖动都称为有界未关联抖动buj，其中会包含pj，srj以及其它的一些buj。

   下面分别介绍了每种抖动的特点和根本原因。

随机性抖动 random jitter

随机性抖动是不能预测的定时噪声，因为它没有可以识别的模式。典型的随机性抖动实例是在无线电接收机调谐到没有活动的载频时听到的声音。下图是实际测量的某随机抖动（tie）眼图和直方图。

尽管在理论上随机过程具有任意概率分布，但我们建立抖动模型时，都假设随机性抖动呈现高斯分布。这种假设的原因是：

1、在许多电路中，随机噪声的主要来源是热噪声( 也称为johnson 噪声或散粒噪声)，而热噪声呈现高斯分布。

2、根据中心极限定理，不管各个噪声源采用什么分布，许多不相关的噪声源的合成效应该接近高斯分布。

高斯分布也称为正态分布，下图是一个高斯分布实例，其中平均值为0，标准偏差为σ。它的一个最重要的特点是：高斯分布的峰值（pk-pk）是无穷大，没有峰到峰边界值。从这种分布中提取的样本越多，测得的峰到峰值越大。所以我们一般用rms(均方根值)来表示随机抖动。

确定性抖动 deterministic jitter

确定性抖动是可以复现、可以预测的抖动。确定性抖动的峰峰值（pk-pk）具有上下限，在数量相对较少的观察基础上，通常高置信度的预测其边界。下面几段根据抖动特点和根本成因，进一步细分了这类抖动。

周期性抖动 pj

以周期方式重复的抖动称为周期性抖动，由于任何周期波形都可以通过成傅立叶变换分解成谐波相关正弦曲线，这类抖动有时称为正弦曲线抖动。

下图显示了峰值振幅为1.0 的正弦波的概率分布。

一般来说，周期性抖动与数据码形无关。周期性抖动一般是由耦合到系统中的外部确定噪声源引起的，如开关电源噪声或板上的局部辐射（如靠近时钟）, 时钟恢复电路的锁相环pll 不稳定。ssc（扩频时钟）是典型的周期性抖动。

下图中是周期性抖动为0.2 单位间隔的眼图及相关的tie 直方图。

数据相关抖动 ddj

与数据流中的位序列相关的任何抖动都称为数据相关抖动ddj。ddj 通常是由电缆或pcb走线的低通特性引起的。下图中的波形是数据序列已经被低通滤波后的样子。由于被低通滤波，数据序列没到达完全的高状态或低状态，除非数据数列中有足够多的连续高或者低电平。

下图中不同的码流叠加在一起的波形。可以看到，在下降转换采用1,0,1,0,1,0,1 序列时，与采用1,0,1,0,1,1,1 序列时相比，信号跨过门限的时间较早。

由于这种数据的定时抖动可以预测，并且与转换前的特定数据有关，因此这种抖动属于ddj，通常也称为码间干扰或isi。

下图中显示了ddj 为0.2 单位间隔的信号眼图及相关的tie 直方图。可以看到，ddj 抖动的直方图仅由脉冲构成。

占空比相关抖动 dcd

可以根据相关边沿是上升沿还是下降沿来预测的抖动称为占空比抖动(dcd)，导致dcd 的常见原因有两个：

1、 上升沿的转换速率与下降沿的转换速率不同。

2、 波形的判定门限高于或低于应该值。

下面的眼图说明了第一种情况。这里，判定门限位于50% 振幅点，但波形的上升时间慢，导致上升沿跨过门限的时间比下降沿晚。结果，边沿交叉的直方图( 灰色) 呈现出两个不同的组。( 与以前的眼图相比，本例中的波形除占空比抖动外，还有部分高斯噪声。)

下面的眼图说明了第二种情况，其中波形已经均衡了上升时间和下降时间，但判定门限没有设在50% 振幅点上。边沿交叉直方图看上去与上图非常类似。

有界不相关抖动 buj

高速互连的相邻通道之间的串扰，如4x10gbe，明显影响着串行链路的性能。串扰在示波器中表现为有界不相关抖动buj，为了和周期抖动相区分，有时也称为np-buj。

有界不相关抖动是有界分布的，但串扰的伪随机码流会导致串扰生成的buj的pdf和随机抖动类似。很多算法都很难将np-buj和rj分离开来，示波器在测量或推断抖动时，会悲观地把buj或np-buj捆绑到rj中，然后根据计算，会高报tj。抖动结果（rj,tj）主要取决于侵入信号码型复杂性，prbs31最差，而prb7一般不会导致大的误差。

在怀疑存在串扰时，有许多方法进行抖动分析，但没有一种方法能够像示波器为ddj和pj提供的结果那样，比较方便的得到结果。一条方法是抖动分析报告的rj测量结果是不是异常大。热效应导致的rj，很少会超过3 ps rms。测试结果的rj rms大于3 ps，那么可能是串扰导致了问题。

正是认识到这种日益增长的问题，特别是对10 gb/s以上的数据速率，抖动模型正在扩展到包括buj, 并增加识别buj的算法。在涉及大量串扰的测试中，实践证明，新抖动分离算法可以在实时示波器和等效时间采样示波器上有效提供tj结果，并与bert得到的结果一致。

亚速率抖动srj

一般来说，数据不相关的确定性抖动都是由于信号附近的电路工作造成的。这种原因导致的抖动，不管是同步的还是是异步的，一般都会被归类为数据不相关抖动buj（数据不相关指的是抖动和传输的数据码形没有必然的联系）。 时间同步的抖动，是数据不相关抖动buj的一种类型。信号处理方法，比如信号复用/解复用，通道编码，块级格式化和低速并行处理都有可能使时钟的边界发生整数倍的位移，造成时间同步的抖动。

如下图所示，一个4：1复用的发送器，其内部时钟是1/4外部频率，在其内部时钟更新寄存器时，可能会导致外部每四个时钟的边沿推迟或者提前。如果用1/4速率的时钟来触发出4个眼图，将会看到在抖动的边缘下，有两个眼宽是正常的，一个眼宽比较短，一个眼宽比较长。这种抖动不应该归类为isi，因为这种情况可以在任何码型下看到。（码形是亚速率的倍数的情况除外）

any non-harmonically related dissimilarity between the average transition times for all eyes that make up a given divide ratio is deterministic jitter that correlates to that divide ratio and is reported as subrate jitter (srj). any buj that is larger than the srj number is further termed the non-subrate jitter (nsr).

需要注意的是不要把亚速率抖动和码形相关的isi混为一谈。如果被测数据的码型是亚速率除数的整倍，那么，测到的这种亚速率的抖动，不应该归类为srj，而应该正确的归类为isi。实际上，在测试中，一般都会要求码型是伪随机码，所以这种情况并不多见。

转自onlyhw

相关阅读：understanding_sdaiii_jitter_calculation_methods

                  clock (clk) jitter and phase noise conversion